IT之家 5 月 8 日音訊，科技媒體 Wccftech 昨日（5 月 7 日）發布博文，報談稱為沖破 10nm 以下制程微縮瓶頸，與 SK 海力士兩大巨頭正研發下一代 DRAM 制造工藝，爭奪行業主導權。

IT之家征引博文先容，不同于懲處器，DRAM 內存芯片必須依靠電容器存儲數據。跟著制程節點不斷減弱（如 10nm 以下的 1c 節點），電容器的尺寸難以鏈接縮減，晶體管間距減弱也增多了短路風險。

為了讓密度進一步晉升，行業正轉向 3D DRAM，將傳統 2D 平面擺設的 DRAM 單位改為垂直或立體堆疊架構的內存手藝。其旨趣訪佛 3D NAND 閃存，通過篡改晶體管擺設方針（如水平放手）或垂直堆疊，滾球官網 - 2026世界杯滾球(中國)官網在減弱制程時保握電容器容量。

不外在手藝兌現方面，三星和 SK 海力士已分化出不同發展階梯。

三星方面狡計執行 GAAFET 工藝。在懲處器制造中，GAAFET 通過柵極包裹溝談來晉升電流章程力；但在 DRAM 中，三星必須將 GAAFET 晶體管與電容器整合在團結單位內。為此，三星有計劃模仿 NAND 閃存的想象，把肅穆讀寫操作的章程電路置于存儲陣列下方。

而 SK 海力士聘任了 4F2 架構。該決策將晶體管垂直堆疊，相似用柵極材料包裹晶體管，而禁受電容數據的組件則置于晶體管柱下方。這種結構與 GAAFET 有相似之處，但空間布局邏輯判然不同。

該媒體指出兩大巨頭階梯分化，中樞思整齊致：領先兌現手藝量產，鼓勵自家決策成為下一代 DRAM 的行業表率。誰能領先跑通工藝并晉升良率，誰就能在 AI 期間的內存商場占據主導。

TSMC 2nm 芯片顯露圖